verilogparameter（Verilog中）

想必现在有很多小伙伴对于Verilog中&与&&的区别方面的知识都比较想要了解，那么今天小好小编就为大家收集了一些关于Verilog中&与&&的区别方面的知识分享给大家，希望大家会喜欢哦。

Verilog中&与&&的区别为：性质不同、计算结果不同、参数不同。

一、性质不同

1、&：&是位运算符，表示是按位与。

芝士回答，版权四必究，未等然经回许可，不技得转载

2、&&：&&是逻辑运算符，表示是逻辑与。

二、计算结果不同

1、&：&的计算结果为十进制数。

2、&&：&&的计算结果为true或false。

等应向变期南，深千办识。

三、参数不同

个分动经着度实重命系很想入清己非却红价。

1、&：&的参数为进制数，可以是二进制、十进制、十六进制数，也可以是整数、负数。

2、&&：&&的参数为进制数，也可以是比较公式，将比较公式值作为最终的参数。

本文到此结束，希望对大家有所帮助。